一个被忽视的瓶颈：为什么AI芯片如此耗电
过去几年，关于AI芯片的讨论几乎都集中在”算力”上——晶体管数量、浮点运算能力、TOPS（每秒万亿次操作）等指标。但2026年的今天，一个更根本的问题开始被业界正视：能效。
传统计算机架构遵循”冯·诺依曼”设计原则：计算单元和存储单元是分开的。CPU或GPU需要数据时，要从内存（RAM）中读取、处理、再写回。这个模式运行了几十年，在通用计算场景下表现出色。但当它遇上深度学习——一种需要反复进行矩阵乘法（神经网络的核心运算）的计算范式——问题就来了。
以GPT-4级别的模型推理为例，每次处理一个token，模型需要将数十亿个权重参数从内存加载到计算单元。一个完整的回复可能涉及数千个token的生成，意味着这些权重被反复搬运数万次。研究数据显示，数据搬运消耗的能量占到AI计算总能耗的62%到80%。这意味着，当我们惊叹于AI模型强大能力的同时，有超过三分之二的电力实际上是花在”搬家”而非”计算”上。
“内存墙”问题不仅影响能效，更限制了计算速度的进一步提升。即使芯片的计算能力再强，如果数据供应跟不上，计算单元就会大量时间处于等待数据的”空闲”状态。摩尔定律还能让晶体管越做越小，但内存带宽的增长速度远远跟不上计算需求的膨胀。这道物理层面的鸿沟，是传统架构无法自我解决的问题。
存算一体：从源头消灭”搬家”问题
存算一体（In-Memory Computing，IMC）的思路极为朴素——与其费力加快搬家速度，不如把计算资源直接搬到数据旁边。
在存算一体架构中，计算单元被嵌入到存储阵列的内部。当需要执行矩阵乘法时，利用存储单元自身的物理特性（电阻、电容等）来完成计算，数据根本不需要离开存储区域。这就像把厨房、餐厅、仓库合并成一个开放空间，厨师直接从仓库取食材、在同一张工作台上处理、直接上桌，省去了仓库到厨房之间的搬运环节。
存算一体有两种主要实现路径。近存计算（Processing-in-Memory，PIM） 将逻辑芯片放置在存储堆叠附近，通过高带宽互连通信，缩短数据传输距离。存内计算（Computing-in-Memory，CIM） 则更进一步，将计算功能直接集成到存储阵列内部，数据在原地完成计算。后者的能效提升潜力更大，但技术难度也更高。
根据麦肯锡全球研究院2026年发布的报告，采用存算一体架构的边缘AI芯片，在端侧大模型推理任务中，能效比（TOPS/W）较传统架构提升了近50倍。这个数字的意义怎么强调都不为过——同等算力下，续航时间延长50倍，或者同等续航下，算力提升50倍。这不是渐进式的改进，而是颠覆性的代际跨越。
类脑芯片：向人脑学习能效秘密
人脑是已知世界能效最高的”计算系统”之一。大脑运行只需要约20瓦的功率——和一只灯泡相当——却能完成感知、认知、推理、决策等复杂任务。存算一体的设计理念，实际上正是借鉴了大脑的工作方式。
2026年3月，剑桥大学材料科学与冶金系的研究团队在《Science Advances》发表封面论文，宣布了一种基于改性氧化铪的类脑忆阻器（memristor）重大突破。这种新型器件能以前所未有的低功耗模拟大脑的神经突触行为。
忆阻器是一种电阻值能根据过去电流历史而改变的电子元件，其特性天然适合模拟神经元的”连接强度可调”机制。传统忆阻器依赖导电细丝的形成与断裂来切换状态，这种机制不稳定、功耗较高，限制了大规模应用。
剑桥团队采用了一种不同的设计思路。通过在氧化铪薄膜中引入锶和钛，并使用两步生长工艺，他们在内界面处形成了p-n结。当改变加在结上的电压时，能量势垒的高度随之变化，从而平滑地调节器件电阻——无需依赖随机性强的细丝形成/断裂过程。这带来的直接好处是：器件在数十万次开关循环中表现出一致的性能，一个周期和下一个周期的行为几乎完全相同，这是构建大规模可靠神经网络硬件的基础条件。
最令人惊叹的是功耗数据。这种新型忆阻器的开关电流比传统氧化物体系器件低约100万倍。在实验室测试中，器件可稳定保持编程状态约一天，能够可靠地执行数万次开关循环，并成功复现了尖峰时序依赖可塑性（STDP）——这是大脑用来强化或弱化神经连接的核心学习规则，被认为是”硬件级学习和适应能力”的关键。
同样在2026年4月，拉夫堡大学物理团队在《Advanced Intelligent Systems》发表的论文，展示了另一种基于纳米多孔氧化物的储备计算（Reservoir Computing）芯片。储备计算是一种特别适合处理时序数据（如语音、传感器读数、天气模式）的神经网络技术，传统上依赖软件实现。拉夫堡团队证明，在特制的纳米多孔氧化铌忆阻器芯片上，同一类任务可以完全由硬件完成，能耗比纯软件方案降低最高2000倍。当然，具体提升幅度取决于任务类型，但即便取保守估计，能效收益依然惊人。
产业落地：2026年的商业化加速
学术界捷报频传的同时，产业界的进展同样令人瞩目。
Yole Développement的分析指出，2026年是存算一体技术从实验室走向商业化落地的关键转折点。基于ReRAM（阻变存储器）和MRAM（磁阻存储器）的存算一体芯片，将在边缘端推理场景率先大规模商用。智能摄像头、可穿戴设备、工业物联网传感器——这些对续航敏感、算力需求又不那么极端的场景，是存算一体芯片的最佳切入点。
在云端训练侧，光计算芯片与光互连技术取得了突破性进展。虽然2026年的光计算还无法完全取代电芯片，但在一类特定任务——线性代数运算——上表现出色，且发热极低。对于超大规模数据中心而言，用光计算处理部分运算，配合电芯片处理其他运算，是极具吸引力的降耗方案。LightCounting数据显示，2026年全球数据中心光模块出货量中，用于AI集群的800G及1.6T光模块占比已超过40%。
与此同时，RISC-V开源架构的崛起为存算一体芯片的普及提供了新的可能性。RISC-V的灵活性允许芯片设计者针对存算一体架构优化指令集，而其开源特性降低了准入门槛，吸引了大量初创企业加入。这正在打破x86和ARM在传统芯片领域的主导格局，为新架构的快速迭代创造了条件。
中国力量：清华、华为的存算一体布局
在这场存算一体的全球竞赛中，中国研究机构和企业的表现相当活跃。
清华大学团队2025年提交的一份专利申请，聚焦于基于NAND Flash和DRAM混合堆叠的边缘端大模型推理系统，分别针对”预填充”和”解码”两个LLM推理阶段进行优化。华为海思在存算一体领域的布局也在稳步推进，其芯片产品线中已出现针对AI推理优化的存算一体模块。
国际专利格局显示，在存算一体领域最活跃的申请机构包括普林斯顿大学、三星电子，以及一批中国高校和科研院所。其中涉及LLM推理存算一体芯片的最新申请，日期已推进到2026年2月，明确针对大模型推理场景进行架构优化。这标志着存算一体的研究方向已从早期的CNN/图像分类任务，全面转向生成式AI工作负载。
挑战与展望
存算一体芯片走向成熟，仍有几道关卡需要跨越。
精度问题是首要挑战。模拟存算一体在处理矩阵运算时使用器件的物理特性进行计算，天然适合”近似计算”，但深度学习模型对精度有一定要求。当前的存算一体芯片在神经网络推理任务上已达到可接受的精度水平，但高精度科学计算场景仍需进一步突破。
软件生态的成熟度是另一短板。传统深度学习框架（PyTorch、TensorFlow等）是针对冯·诺依曼架构设计的，开发者已经习惯了将模型权重存储在内存中、将数据加载到GPU进行计算的工作流。存算一体需要新的编译器、仿真器和映射算法来支持新的编程模型。北京航空航天大学2025年提交的一份专利申请，正聚焦于数字存算一体架构的编译与仿真工具链开发，填补这一软件-硬件协同设计的空白。
工艺兼容性同样需要关注。剑桥团队的新型忆阻器在制造过程中需要约700°C的高温工艺，高于标准半导体制造的容忍范围。降低工艺温度，使其与现有CMOS生产线兼容，是实现规模化制造的前提条件。研发团队正在积极攻关这一挑战。
结语：能效革命的深远影响
存算一体技术的影响，远远超出了芯片行业本身。
当AI推理的能耗降低到原来的五十分之一甚至百分之一，今天被认为”不可能”的场景将变得切实可行：一款智能手表就能本地运行复杂的健康监测模型，不需要云端往返延迟；偏远地区的农业传感器可以全年无休地运行病虫害识别AI，仅靠太阳能供电；工厂车间里成百上千的边缘设备可以实时协作运行机器视觉质检，无需复杂的散热系统。
更宏观地看，随着全球AI推理需求的爆发式增长，能源消耗正在成为AI发展的硬约束。如果不解决能效问题，算力扩张将越来越受制于电力供应和碳排放政策。存算一体从架构层面绕过了这个问题——不是让芯片更拼命地”搬运”，而是从根本上重新设计”搬运”的必要性。
2026年，或许会被未来的产业史学家标记为”存算一体元年”。不是因为这一年技术首次出现，而是因为这一年，存算一体从”有潜力的研究方向”正式蜕变为”可以改变产业格局的商业力量”。
发表回复