引言：一场迟到三十年的”叛逆”
半导体封装行业有个不成文的规矩：芯片是方的，但封装必须在圆形的晶圆上进行。这种”削足适履”的传统已经维持了近半个世纪。
2026年4月，台积电在圣何塞技术论坛上正式公布CoPoS（Chip on Panel on Substrate）技术路线图，宣告这个”规矩”正式被打破。方形玻璃基板将取代圆形硅中介层，成为下一代AI芯片封装的核心载体。
这不仅仅是材料形态的更替。当芯片面积从3.3个光罩向14个乃至40个光罩演进时，传统的封装思路已经触及物理极限。CoPoS的出现，意味着半导体产业正在经历一次从”在芯片上设计系统”到”在系统里封装芯片”的根本性转变。
一、为什么CoWoS”装不下”了
理解CoPoS的价值，首先要理解它的 predecessor——CoWoS（Chip on Wafer on Substrate）的困境。
CoWoS是台积电旗舰级封装技术的代名词。通过在芯片和基板之间插入一层硅中介层，CoWoS能够将HBM高带宽内存与计算核心高密度互连，是英伟达H100、GB200等旗舰AI加速器的”标准配置”。这种架构的稳定性经过了多年验证，成为行业标杆。
但问题在于：AI芯片正在变得越来越大。
根据台积电2026年公布的路线图，2024年其先进封装面积为3.3个光罩（Reticle），2026年提升至5.5个，2027年达到9.5个。更远期的目标是：2028年实现14个光罩，2029年冲击40个以上。
这意味着什么？14个光罩的封装面积约12000平方毫米，相当于两张扑克牌大小。当芯片需要集成如此多的计算芯粒和HBM堆叠时，传统的圆形硅中介层面临三重困境：
面积利用率低。从圆形晶圆上切割矩形芯片，边缘损耗巨大。以当前主流的12英寸晶圆为例，切割面积利用率不足70%，意味着近三分之一的硅材料被浪费。
翘曲问题严重。大尺寸硅中介层在热处理过程中容易变形，良率随面积增大而急剧下降。
成本不可承受。硅是昂贵的材料，制造更大面积的中介层，成本几乎是线性增长。
英伟达、谷歌TPU、苹果M-Ultra等AI巨头的需求正在推动这个趋势。当”大芯片”成为AI算力的标配，CoWoS的物理极限就成了整个行业的瓶颈。
二、CoPoS：从”圆”到”方”的范式转移
台积电的解决方案出人意料却又合乎逻辑——既然芯片是方的，为什么非要在圆形的基板上封装？
CoPoS用方形玻璃面板替代圆形硅中介层。这一改变带来四个关键优势：
面积不受限制。玻璃面板可以做到510×515mm甚至更大，不再受晶圆尺寸的束缚。面积利用率的提升直接转化为成本优势。
信号损耗极低。玻璃的介电常数比硅更低，在高频信号传输中表现更优。这对于AI芯片中动辄数十GB/s的带宽需求至关重要。
热膨胀系数可调。玻璃材料的热膨胀系数可以通过配方调整，匹配芯片的硅材料特性，从根本上缓解翘曲问题。
通孔密度更高。玻璃通孔（TGV）的深宽比可达50:1，远超硅通孔（TSV）的10:1，这意味着更高的互连密度。
从技术指标看，CoPoS的试产线已在2026年第一季度启动建设。台积电在台南嘉义的产线于2月份开始交付设备，计划6月份完成整条产线建设。这意味着CoPoS从技术发布到工程化落地的时间窗口被压缩到了极致。
三、三星、苹果入局：产业链共振已经启动
CoPoS的价值不仅在于技术本身，更在于它正在引发一场产业链的共振。
苹果公司已开始内部测试三星提供的玻璃基板用于AI封装。这则来自韩国媒体The Elec的报道透露了一个重要信号：终端巨头正在为CoPoS时代的到来提前布局。
三星的玻璃基板计划更为激进。据报道，三星电机计划2026年第四季度运营玻璃基板试点生产线，比原计划提前一个季度。英特尔同样不甘落后，2026年初已推出采用800微米玻璃基板的EMIB封装样品。
从产业链视角看，CoPoS的崛起正在重塑三个领域的价值分配：
玻璃基板与上游材料。康宁、三星电机等玻璃材料供应商迎来新的增量市场。TGV（玻璃通孔）全制程能力成为核心竞争力。
核心设备商。面板级封装需要全新的设备生态：超快激光打孔设备、面板级电镀设备、CMP平坦化设备、直写光刻设备以及AOI自动光学检测设备。每一台设备都是一个新的增量市场。
封装测试厂商。传统封测厂需要向上游玻璃基板及材料领域延伸，而面板制造商则可能凭借玻璃基板加工优势向下游封装环节渗透。
四、TGV：玻璃基板的”神经网络”
如果说玻璃基板是CoPoS的”骨骼”，那么TGV（Through Glass Via，玻璃通孔）就是它的”神经网络”。
TGV工艺是为玻璃基板”打通神经”的关键技术。其完整流程包括：激光诱导改性、刻蚀、清洗、双面电镀、退火、化学机械抛光（CMP）等环节。其中，超快激光打孔设备是最核心的环节。
为什么要用激光而非传统的光刻工艺？原因在于玻璃材料的特性。玻璃不像硅那样容易被化学刻蚀，需要用激光精确改性后才能进行后续加工。而且，TGV的深宽比高达50:1，远超TSV的10:1，这意味着在玻璃上打的孔更深、更窄，对工艺精度要求极高。
另一个关键环节是RDL（Re-Distribution Layer，重布线层）。随着芯片互联密度提升，RDL金属层数翻倍，铜凸点间距缩小至5微米。直写光刻设备、刻蚀、薄膜沉积及检测设备的需求被显著拉动。
这些看似”配角”的设备和材料，实际上正在成为这场封装革命中最确定的受益者。
五、落地节奏：比想象更快
市场对CoPoS的普遍预期存在两点显著低估：
应用范围被低估。当前市场主要关注CoPoS作为”中介层”替代CoWoS的逻辑。但研报指出，玻璃基板的低损耗、高密度优势，使其在IC载板替代、射频FOPLP封装以及CPO（Co-Packaged Optics，共封装光学）领域具备同样广阔的空间。
尤其是在1.6T及以上速率的光模块中，玻璃基板凭借其优异的高频性能和光波导集成能力，被认为是CPO的核心载体。这意味着CoPoS的影响范围远超AI芯片封装本身。
落地时间被低估。尽管台积电将CoWoS的中介层上限提升至14倍光罩，可能推迟CoPoS大规模量产的紧迫性（TrendForce预计2028年量产），但在IC载板和CPO等新兴应用上的进展，将加速玻璃基板的商业化落地。
苹果的测试、三星的加速、英特尔的产品化——这些信号都在指向同一个结论：CoPoS的产业化节奏正在全面加快。
六、封装即系统：重新定义芯片产业
回望半导体产业的发展历程，有一个清晰的演进脉络：
- 1960年代：集成电路时代，在芯片上集成电路
- 2000年代：SoC时代，在芯片上集成系统
- 2020年代：Chiplet时代，在封装里集成芯片
- 2026年开始：封装即系统时代
CoPoS的出现是这个趋势的最新注脚。当封装面积达到14个光罩、整合约10个大型运算芯粒和20个HBM堆叠时，封装本身已经变成了一个系统。
这意味着什么？意味着芯片的设计逻辑正在被彻底改写。
过去，芯片设计师在微缩晶体管尺寸的框架内思考如何提升性能。现在，他们需要在一个更大的封装空间内，优化不同芯粒之间的互连、散热和电源完整性。封装不再是芯片设计的”收尾工作”，而是芯片性能的”第一性因素”。
对于中国半导体产业而言，CoPoS既是挑战也是机遇。
挑战在于：台积电在先进封装领域的领先地位正在进一步巩固，CoWoS市占率超80%，3D封装市占率超60%，CoPoS将使这个差距进一步拉大。
机遇在于：玻璃基板、面板级封装等新兴技术仍在产业化早期，全球供应链尚未完全固化。盛合晶微、长电科技等国内封装厂商在TGV等关键工艺上已有技术积累，有望在新的产业格局中占据一席之地。
结语
2026年，半导体行业正在经历一场静默的革命。
当台积电宣布”化圆为方”，当苹果、三星、英特尔竞相入局玻璃基板，当TGV和RDL设备成为新的”卖铲人”，整个产业的价值链条正在被重构。
这不是某个单点技术的突破，而是整个封装范式的转移。从CoWoS到CoPoS，从硅中介层到玻璃面板，从”封装芯片”到”封装系统”——半导体产业正在用一种全新的方式突破物理极限。
对于从业者而言，理解CoPoS不仅是理解一项新技术，更是理解半导体产业下一个十年的竞争逻辑。谁掌握了封装，谁就掌握了定义系统性能的权力。
本文仅供技术科普，不构成投资建议。
发表回复